61-067269

SEMICONDUCTOR ELEMENT

Patent Number:

JP61067269

Publication date:

1986-04-07

Inventor(s):

INABE KIYOSHI

Applicant(s)::

SHARP CORP

Requested Patent:

JP61067269

Application Number: JP19840188545 19840907

Priority Number(s):

IPC Classification:

H01L29/78; H01L27/12; H01L29/60; H01L29/80

EC Classification:

Equivalents:

Abstract

PURPOSE:To enable to electrically control the threshold voltages of MOS and MES type transistors independently from the other at every one element by forming the second gate electrode at the side opposite to the first gate through an insulator.

CONSTITUTION: A silicon insulator layer 2 is formed on a substrate 1 of Si or quartz glass or the like, and the second gate electrode 3 of aluminum is formed on the layer 2. Further, the insulator layer 2 is formed on the electrode 3, and an MOS type transistor is formed thereon. For example, an Si active layer (N type) 4 is formed by recrystallization on the layer 2. Then, P type layers 5, 6 are formed by ion implanting as source and drain regions on the layer 4. Then, a gate insulating film (SiO2, Al2O3) 7 is formed on the layer 4, and the first gate electrode (Al) 8 is formed on the film 7.

Data supplied from the esp@cenet database - I2

⑲ 日本国特許庁(JP)

10 特許出願公開

⑫公開特許公報(A)

昭61-67269

@Int Cl.4

識別記号

庁内整理番号

母公開 昭和61年(1986)4月7日

H 01 L 29/78

27/12 29/60 29/80 8422-5F 7514-5F

7925-5F 審査請求 未請求 発明の数 1 (全3頁)

図発明の名称 半導体素子

②特 顋 昭59-188545

②出 願 昭59(1984)9月7日

砂発 明 者 舞 鍋 清 志 大阪市阿倍野区長池町22番22号 シャープ株式会社内

⑪出 願 人 シャープ株式会社 大阪市阿倍野区長池町22番22号

砂代 理 人 弁理士 青山 葆 外2名

明 相 音

1.発明の名称

半導体素子 2. 特許請求の範囲

(1) P型またはN型の第一と第二の二個の半導体領域と、この両半導体領域の電荷と反対符号の電荷を有し両半導体領域の間を結合する第三の半導体領域の近傍に設けられる第一のゲート電極を第三の半導体領域上に第一のゲート電極と反対の側に絶縁体を介して設けたことを特徴とする半導体第子。

3. 発明の詳細な説明

(欣素上の利用分野)

本発明は、通常のSI 基板又は石姿ガラス等の 特板上に設けたいわゆるSOI構造の半導体値動 本子に、より詳細には、MOS型またはMES型 トランジスクに捌する。

(従来技術)

関値電圧は、MOS型トランジスタにおいても GSASFETなどのゲート電極と能動層との間に 絶縁順等を必要としないMES型トランジスクに おいても、重要なパラメータである。従来のMO S型又はMES型トランジスタにおいては、関値 電圧を磁気的に外部より制御するには、ソース電 低と基板との間に適当な電位を印加する必要があ る。すなわち、いわゆる基板効果によって関値電 正を制御するのである。この場合、外部一時に対 して基板電位を固定する方法と、ソース電位を固 定する方法とがある。

 電圧の要動が生じるという欠点がある。

(強朝の目的)

本発明の目的は、MOS型およびMES型トランジスタの調値電圧を回路等を構成する素子一個 毎に他とは独立に電気的に制御する事を可能とするトランジスタを提供することである。

(発明の構成)

本発明に係る半導体素子は、P型またはN型の 第一と第二の二個の半導体領域と、この両半導体 領域の運費と反対符号の電荷を有し両半導体領域 の間を結合する第三の半線体領域と、この第三の 半導体領域の近傍に設けられる第一のゲート電極 とからなるMOS型半線体素子またはMES型半 等体素子において、さらに、第二のゲート電極を 第三の半導体領域上に第一のゲート電極と反対の 傾に絶縁体を介して設けたことを特徴とする。

(fe III)

本発明に係る半導体者子において、第二ゲート 電構の電位を制御することにより、関値電圧を変 化させることができる。 (宏 施 例)

図面は、本発明の一変施例の図式的な断面図である。 Si または石英ガラス等の基板1の上に、シリコンの絶縁体層2か形成される。次に、この絶縁体層2上にA1の第二ゲート電低3の上に絶縁体層2を形成する。次に、第二ゲート電低3の上方に、従来と同様のMOS型トランジスタを形成する。まず、絶縁体層2に、再結晶化によりSi 能動層(N型)4を形成する。次に、Si 能動層4にイオン注入等によりP型層5,6をソース領域とドレイン領域として形成する。次に、Si 能動層4上にゲート絶縁数(SiO。 A1:O3 等)7を形成し、このゲート絶縁数7上に第一ゲート電低(A1)8を形成する。なお、図示しないが、第二ゲート電低3は、外郎に引き出される。

通常の構造のMOS型トランジスタでは、ゲート電極に対する関値電圧 V_T は、基板-ソース間電位を V_{SB} とすると、基板効果により、次の式で安される。ここで、基板とは、Si 能動層 4 を

指十。

 $V_T = V_0 + B \sqrt{V_{SB} + C}$ (1) ここで、 V_0 . B_0 Cは、MOS型トランジスタの構造と材質により定まる定数である。

 $V_{T1} - V_{0}' + B' \int V_{C2} + \alpha V_{0}'$. (2) ここで、 V_{0}' . B'. α' は、木発明に係る素子の構造と材質とにより定まる定数である。したがって、ホニゲート電極のゲート電位 V_{C2} を外部より適当に与える事により第一ゲート電圧により動作するMOS型トランジスタの関値電圧を適当に製御する事が可能である。

なお、本方式は、たとえば、GBASFET等の ゲート電極と能動層の間に絶縁襲等を必要としな MES型トランジスタにおいても同様に実施可能 である。

(発明の効果)

本発明の半将体素子により、同一場板上に設けられた「個のMOS型またはMES型トランジスタの関値電圧を外部より電気的に制御できるのみでなく、同一基板上に設けた複数値のMOS型またはMES型トランジスタの関値電圧をそれぞれ独立に電気的に制御することが可能となる。したがって、本発明に係る素子を用いることにより、回路設計の自由度が高められる。

4. 図面の関単な説明

図面は、本発明の実施側の構造を図式的に示す 断面図である。

 特 許 出 顧 人
 シャープ除式会社

 代 理 人 弁理士 青山 葆 はか28

